D6/1 Vlastnosti hradla TTL Cieľom
úlohy je
praktické zoznámenie sa s integrovaným hradlom 7400 a jeho funkciou ako
hradla NAND (F
- základné vlastnosti číslicových a logických obvodov) pre signál s
logickými
úrovňami TTL. V ďalšej časti je tiež cieľom úlohy kontrola základných
dynamických
parametrov obvodu vo funkcii spínača a ich využitie na tvarovanie
impulzov
TTL .
Logické obvody možno rozdeliť na: q Kontrola funkcie hradla NANDČo do počtu a rozmanitosti typov sú najrozšírenejšie integrované logické členy s tranzistorovo - tranzistorovými väzbami (skrátene obvodmi TTL z anglického Transistor Transistor Logic). Na obrázku 11.a je znázornené rozloženie kontaktov integrovaného obvodu 7400 (štvornásobného dvojvstupového hradla NAND - vykonávajúceho negovaný logický súčin AND) zo štandardnej stavebnice integrovaných obvodov 74XX- (F vnútorné zapojenie hradla TTL obr.1-10a - obr. 1-11).
Po
prekontrolovaní
prítomnosti napájacieho napätia Ucc = 5 V na pätici
obvodu
7400 možno najprv pomocou voltmetra poprípade aj názornejšie
pomocou
sondy so svietivkovou indikáciou, prekontrolovať úrovne na kontaktoch
hradiel.
Pre daný účel možno úroveň "L" zrealizovať pomocou úrovne zemniaceho
potencialu
(dotykom na zem) a úroveň "H" pomocou voľného kontaktu (na ktorom sa v
kľudovom stave udržuje úroveň o trochu vyššia ako je rozhodujúca úroveň
Ur = 1,42 V, čo obvod TTL interpretuje ako plávajúcu úroveň
s úrovňou "H" ). Poprípade možno použiť spôsob uvedený na obrázku
11.bb.
Správna funkcia hradiel by mala zodpovedať funkčnej tabuľke na obrázku
11.a.
Na obrázku 11.b je znázornený spôsob kontroly funkcie najjednoduchšieho logického člena - invertora, ktorý vykonáva operáciu negácie logického signálu. Ako výsledok takéhoto testu je na obrázku 11.c zobrazený priebeh výstupného impulzu (zelenou farbou), ktorý vzniká na podnet vstupného impulzu s lineárne vzrastajúcim čelom. Vďaka lineárnemu priebehu vstupného impulzu možno získať predstavu o tom ako sa mení výstupné napätie UY v závislosti od vstupného napätia UA , teda obdobu prevodovej charakteristiky UY=f(UA), pri výstupe v stave naprázdno. Pri náraste vstupnej amplitúdy z oblasti logickej úrovne UA-iL= "L" (~0 - 0,8 V) do oblasti s logickou úrovňou UA-iH="H" (~2 V -3,4V až 5V ) sa dostáva vstupné napätie do oblasti plávajúcej úrovne s nejasne definovanou úrovňou, v okolí rozhodujúcej úrovne Uir ~1,42 V. Rozhodujúca úroveň Uir na vstupe je teda zlomová úroveň v okolí ktorej sa mení úroveň výstupu logického signálu TTL. Na obrázku 11.c sa nenastaví hneď na
výstupe úroveň
"L". V oblasti plávajúcej úrovne na vstupe, keď obvod má vlastnosti
zosilňovača,
je na výstupe spočiatku úroveň Uor~1,42 V a až neskôr po
zvýšení
vstupného napätia sa zmení výstupnú úroveň na "L". (V použitej
symbolike
označovania napäťových úrovní znamená i- vstup, o-výstup, H- logickú
úroveň
hight "H" a L- logickú úroveň low "L". Namiesto logických premených "1"
a "0" sa teda používajú fyzické reprezentácie stavov nízkej úrovne "L"
a vysokej úrovne "H". Pomocou uvedeného spôsobu označovania možno
definovať
aj smer skoku, napríklad v trvaní tTLH prechodu z
dolnej
úrovne "L" na hornú úroveň "H".) Invertor sa chová obdobne ako
tranzistorový
spínač (F).
Tranzistor v tomto jednoduchom spínači môže byť v nevodivom stave
(napätie UCE ~ Ucc ), v nasýtenom stave (napätie
UCE~UCES~0,2V), alebo v aktívnom stave, keď
zosilňuje.
Podobne na vstupe invertora môžu nastať podmienky, za ktorých je
výstupná
úroveň "H" alebo "L" a podmienky keď je na vstupe plávajúca úroveň
medzi
úrovňou "H" alebo "L", keď krátkodobo funguje ako zosilňovač (vďaka
čomu
sa môžu vyskytnúť zákmity na výstupnom priebehu spôsobené zosilnením
náhodných
poruch v okolí rozhodujúcej úrovne Uir~1,42V na
vstupe).
Šumová
imunita
Mr =UH-Ur
~UL-Ur charakterizuje odolnosť obvodu voči
rušivým napätiam. V dôsledku rôznych parazitných kapacitných väzieb s
najbližšími
obvodmi nejakéhoiného zapojenia sa môžu preniesť ľubovolné
poruchy
na vstup obvodov. Ak je na vstupe obvodu nejasne definovaná plávajúca
úroveň
môže ľahko dôjsť k ovplyvneniu funkcie obvodu. Ak napríklad v logickom
obvode TTL s rozhodujúcou úrovňou Ur ~1,4 V je šumová
imunita
Mr >=1 znamená to, že logické úrovne na výstupe sú buď UoL
<= 0,4V alebo UoH >= 2,4V a poruchový impulz je
nebezpečný
ak bude mať amplitúdu väčšiu ako 1V. Ak v hradle TTL zostane
jeden vstup nezapojený (nepreteká cez neho vstupný prúd)
zdanlivo
by tento vstup nemal ovplyvňovať funkciu hradla. Napätie na tomto
voľnom
vstupe je však Ur~1,4V, čo má za následok, že šumová imunita
tohto vstupu je Mr~0 a môže byť zdrojom nepredvídaných
poruchových
impulzov. (V praktiku sú invertory realizované pomocou hradiel, ktoré
využívajú
len jeden vstup. Druhý, nepoužitý vstup by mal byť buď pripojený na
úroveň
"H", alebo tiež možno oba vstupy hradla spojiť paralelne do jedného
spoločného
vstupu. V krajnom prípade bude obvod funkčný aj pri voľnom druhom
vstupe,
len jeho šumová imunita bude nízka.)
Výhodnou
vlastnosťou logických obvodov je ich
jednoduché kaskádové
spájanie do série (spojenie výstupu jedného obvodu so vstupom
iného
obvodu) a vetvenie
(spojenie
výstupu jedného obvodu so vstupom niekoľkých obvodov) bez
potreby nejakého prispôsobovania napäťových úrovní. Napríklad v
obvodoch MH 74XX je jednotkový vstupný prúd IiL=1,6mA alebo
IiH=40mA. Výstupný prúd IoL=16mA alebo IoH=0,4mA.
Pri kaskádovom spojení takýchto obvodov je výstupné vetvenie N=IoH/IiH=IoL/IiL=10.
Znamená to, že maximálne 10 vstupov obvodov MH 74XX môže byť pripojené
k výstupu obvodu.
Základným dynamickým parametrom integrovaného logického člena je rýchlosť zmeny amplitúdy výstupného impulzu, charakterizovaná trvaním čela a tyla impulzu. S použitím označenia definujúceho smer napäťového skoku je táto rýchlosť určená trvaním tTLH a tTHL. Ďalším dôležitým parametrom je oneskorenie výstupného impulzu voči vstupnému tP (merané na referenčnej úrovni Ur ). Oneskorenia tPLH a tPHL nemusia byť rovnaké a preto sa pre praktické účely udáva stredná hodnota prenosového oneskorenia:
Typická
hodnota
pre bežné obvody 74XX je tPD~10ns.
Z
hľadiska názornosti
funkciu hradla možno demonštrovať v zapojení na obrázku 11.d s
priebhmi
hradlovania impulzov na obrázku 11.e. Takéto ilustračné meranie možno
uskutočniť
na konci tohto praktika s dvoma synchronizovane spúšťanými zdrojmi
signálu.
Impulz na vstupe B dlhšieho trvania z jedného zdroja ovláda priechod
cez
hradlo signálu z druhého zdroja, pôsobiaceho na vstupe A.. Výsledok
hradlovania signálu je znázornený na obrázku 11.e.
D6/2a Tvarovanie impulzov TTL q Tvarovanie impulzov TTL s využitím prenosového oneskorenia obvoduZapojenie
na
obrázku 11.1a ilustruje príklad využitia vlastného oneskorenia tPD
logického člena na generovanie impulzu, korelovaného so začiatkom
(obrázok
11.1b) alebo koncom vstupného impulzu (obrázok 11.1c). Na obrázku 11.1b
je použitý vstupný impulz kladnej TTL polarity a na obrázku 11.1c
záporný
TTL impulz, takže v rôznych okamihoch je splnená podmienka prítomnosti
úrovne "H" na vstupoch in a V3 hradla. (Kladná polarita impulzov TTL
znamená
zmenu napätia z úrovne "L" na úroveň "H", teda v smere zväčšenia
amplitúdy.
Amplitúda impulzu TTL je však
vždy
>0!).
V
zapojení na obrázku
11.1a sú použité 3 invertory, takže trvanie generovaného impulzu ti
~ 30 ns.
Pre generovanie impulzov s dlhším trvaním by bolo možné požiť väčší
počet
invertorov (nepárny počet) alebo na tvarovanie využiť prechodový jav
zmeny
napätia na integračnom alebo derivačnom článku.
D6/2b
Pomocou tvarovacieho obvodu, ktorý využíva na oneskorenie impulzu integračný článok RC (F, uvedeného na obrázku 11.2a, možno generovať dlhšie trvania impulzov ako s pomocou zapojenia na obrázku 11.1a. Obrázok 11.2b zobrazuje výsledok tvarovania vstupného impulzu (kladný impulz TTL) na výstupný impulz, trvanie ktorého určuje proces vybíjania napätia na kondenzátore s úrovne UoH~3,4V na rozhodujúcu úroveň Ur~1,4V. (Na obrázku 11.2b až do úrovne UoL ~ 0,8 V). Ak amplitúda impulzu TTL je Um~UoH-UoL má generovaný impulz trvanie:
Časová
konštanta
na základe náhradného obvodu na obrázku 11.2c je t
~(Rg+R )C.
Pri vstupnom impulze kladnej TTL polarity, podobne ako v zapojeni na obrázku 11.a, sa generuje výstupný impulz v korelácii so začiatkom vstupného spúšťacieho impulzu. Ak je trvanie vstupného impulzu dostatočne dlhé tak sa tvaruje impulz (o trvaní ti ~tln2 ) kratší ako je trvanie vstupného impulzu. Pri krátkom vstupnom impulze nestihne poklesnúť napätia na kondenzátore (na kontrolnom výstupe na obrázku 11.2b) pod rozhodujúcu úroveň Ur~1,4V a výstupný impulz má rovnaké trvanie ako vstupný - nedochádza teda k tvarovaniu impulzu pomocou článku RC. Pri
vstupnom impulze zápornej TTL polarity, podobne ako v zapojeni na
obrázku 11.a, sa generuje výstupný impulz v
korelácii s koncom vstupného spúšťacieho impulzu. Inými slovami
teda okamih vzniku výstupného impulzu je spojený so zmenou úrovne
LH
na vstupe, respektíve v spolupráci s procesom vybíjania
kondenzátora
integračného RC článku.
D6/2c
Zapojenie
na obrázku
11.3a používa na tvarovanie derivačný článok (F).
Vplyvom derivačného CR článku má impulz na výstupe derivačného článku
(na
obrázku 11.3a označený ako vstup kontrola) raz kladnú a raz zápornú TTL
polaritu (poradie kladného a záporného prekmitu závisí od polarity
vstupného
impulzu).
q
Tvarovanie vplyvom
článku CR
- bez pôsobenia spätnej väzby
Časová konštanta je t~(Rg+R)C. Rezistor R v zapojení na obrázku 11.3a musí mať dostatočne malý odpor, aby zabezpečil úroveň "L" na vstupe invertora. (Maximálny úbytok napätia v nízkej úrovni "L" spôsobený vstupným prúdom IiL=1,6 mA je IiLR=1,6 mA*400W =0,64V<UiL=0,8V. Vďaka tomu je vstup obvodu, ku ktorému je pripojený odpor R v kľudovom stave (bez prítomnosti vstupného impulzu) vždy v definovanom stave s úrovňou "H" na výstupe.)
Ak teda
chceme
zhodnotit funkciu takéhoto tvarovacieho obvodu je
to tvarovací obvod vhodný predovšetkým na tvarovanie impulzov
kratšich ako je trvanie vstupného impulzu
(skracovanie impulzu dlhšieho ako ti~t
ln2
). Výstupný impulz je generovaný
v okamihu zmeny HL úrovne TTL, takže pri použití vstupných impulzov TTL
rôznej polarity je raz
generovaný v korelácii so začiatkom a raz s koncom vstupného impulzu,
vždy
však pri zmene amplitúdy HL.
Nevýhodou je, že výstupný impulz
má v oboch prípadoch nejasne definovaný tvar tyla impulzu so zákmitom v
dôsledku existencie plávajúcej úrovne na vstupe hradla s pripojeným
odporom
R (pozri interval plávajúcej úrovne na vstupe invertora 7404 s odporom
R na obrázkoch 11.3b a 11.3c). Takže vlastne takéto tvarovanie je
nepoužiteľné
pre praktické aplikácie.
qTvarovanie článkom CR s využitím pôsobenia spätnej väzby Po zapojení spätnej väzby (realizovanej prepojením výstupu invertora 7404 so vstupom 2 hradla 7400 na obrázku 11.3a) sa troška zmenia podmienky na tvarovanie impulzu. (Vďaka voľbe malého odporu R v tvarovacom článku CR, ktorý je pripojený na obrázku 11.3a na vstup invertora hradla 7404, bude na vstupe invertora 7404 v kľudovom stave (bez prítomnosti vstupného impulzu) úroveň "L", čím je zabezpečená aj na vstupe 2 hradla 7400 úroveň "H", čo uvoľňuje toto hradlo pre vstupný impulz a principiálne vytvára nutnú podmienku pre správne fungovanie obvodu.) Pri dlhšich trvaniach vstupných impulzov (ti>t ln2) sú namerané výsledky tvarovania prakticky totožné s priebehmi na obrázkoch 11.3b a 11.3c, z čoho plynie, že spätná väzba sa nemôže prejaviť, nakoľko napätový priebeh impulzu na odpore R poklesne pod rozhodujúcu úroveň Ur~1,4V dostatočne skoro a tým zasiahne do procesu tvarovania impulzu. Ak
má vstupný impulz krátke trvanie (ti<t
ln2)
) funkcia tvarovania výstupného impulzu je o niečo komplikovanejšia,
nakoľko v
dôsledku spolupôsobenia obvodu kladnej spätnej väzby na proces
tvarovania
sa môže výstupný impulz zakončiť neskôr ako sa skončí vstupný spúšťací
impulz. (Na začiatku prechodného javu na CR článku sa zmena
výstupnej
úrovne z invertora prenesie na vstup 2 hradla 7400, čím prestane ďalšie
pôsobenie vstupného spúšťacieho impulzu a trvanie výstupného impulzu
závisí
od trvania prechodového javu v CR obvode. Nakoľko vstupný impulz už
prestal
pôsobiť nie
je tvar výstupného impulzu doprevádzaný oscilačnými zákmitmi
počas
trvania plávajúcej úrovne na vstupe invertora 7404 s odporom R.)
Trvanie
výstupného impulzu na obrázku 11.3d závisí predovšetkým od časovej
konštanty
derivačného článku CR. Na vychýlenie tvarovacieho obvodu na obrázku
11.3a
z ustáleného pokojového stavu stačí teda krátky impulz. Tento
tvarovací obvod sa preto používa na generovanie impulzov o trvaní ti~tln2
na základe vstupného impulzu krátkeho trvania.
Trvanie generovaného impulzu na obrázku 11.3d možno odhadnúť s pomocou náhradného obvodu v dolnej časti obrázku 11.2c, podobne ako bez pôsobenia spätnej väzby. Trvanie generovaného impulzu ti je závislé jednak od rýchlosti vybíjania kondenzátora na úroveň Ur1 ~ 2 V a v malej miere aj od prenosového oneskorenia tPD~20ns inverora a hradla. Ak amplitúda impulzu TTL je Um~UoH-UoL, má generovaný impulz na obrázku 11.3d trvanie:
Časová
konštanta
je t~(Rg+R)C.
D6/3 Multivibrátor
Zapojenie
relaxačného
generátora impulzov obdĺžnikového tvaru - multivibrátora, ktoré sa
používa
v praktiku je na obrázku 11.4a. Trvanie generovaných impulzov z
multivibrátora
je určené procesom nabíjania a vybíjania kondenzátora C cez odpor R a k
nemu pripojené odpory vstupu a výstupu integrovaných obvodov (so
striedou
impulzov ~1:1, t.j. pomerom trvania impulzu ti a medzi
impulzovej medzery tm~ti .)
Spôsob tvarovania impulzu je obdobný ako v zapojení na obrázku 11.3c (V prípade monovibrátora išlo len o jednorázovú reakciu na vstupný podnet). Podľa obrázku 11.4b proces vybíjania napätia na kondenzátore sa preruší v okamihu keď prestane byť na vstupe invertora definovaná úroveň "H". Plávajúca úroveň na vstupe jedného invertora spôsobí, že aj na ostatných hradlách a invertoroch sa objaví podobná plávajúca úroveň a v dôsledku okamžitého pôsobenia spätnej väzby dôjde urýchleniu prebiehajúceho prechodového javu. Tento proces prebieha až do okamihu keď sa niektorý z invertorov nezablokuje a jeho výstup sa neuvedie do stavu "H". Na základe nastavenia jedného z invertorov do definovanej logickej úrovne sa preruší pôsobenie spätnej väzby a proces vybíjania kondenzátora sa môže znova zopakovať. Približná frekvencia generovaných impulzov fM ~1/(2RC) Vďaka
prítomnosti
ovládacieho vstupu v zapojení na obrázku 11.4a možno generovanie
impulzov zablokovať, poprípade inak ovládať. Obrázok 11.4b ilustruje
proces
generovania "balíka impulzov" počas prítomnosti úrovne "H" na ovládacom
vstupe hradla.
Literatúra ( základná, v ktorej sú podrobnejšie uvedené potrebné vzťahy a pojmy.): Dušan Kollár: Praktikum z
elektroniky a automatizácie, skriptá MFFUK, 1991.
Dušan Kollár: Elektronika a automatizácia 2, skriptá MFFUK, 1990, str.
55 - 65.
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||